国开《数字电子电路》形考作业1(形考占比20%) 形考试题 【题目】CMOS电路多余输入端不能悬空,TTL门电路的多余输入端可以悬空,悬空端相当于逻辑高电平。( ) 对 错 试题来源数字电子电路 查看整套课程试卷 此内容查看价格为0.2金币,请先登录如有问题,请联系微信客服解决!